Ngày 14/9/2026, Trường mùa thu về Mạch và Hệ thống Trí tuệ nhân tạo (Seasonal School on AI Circuits and Systems) trong khuôn khổ Hội nghị quốc tế IEEE AICAS 2026 đã được tổ chức thành công tại Đại học Quốc gia Hà Nội (ĐHQGHN). Chương trình quy tụ các chuyên gia, nhà khoa học hàng đầu đến từ nhiều trường đại học, viện nghiên cứu và doanh nghiệp công nghệ quốc tế, mang đến những kiến thức chuyên sâu và cập nhật về mạch tốc độ cao, kết nối cho hạ tầng điện toán AI, tự động hóa thiết kế vi mạch bằng trí tuệ nhân tạo, kiến trúc phần cứng thông minh, điện toán mô phỏng thần kinh và xác minh phần cứng AI.
Không gian học thuật chuyên sâu về giao thoa giữa trí tuệ nhân tạo và công nghệ bán dẫn
Sự phát triển mạnh mẽ của trí tuệ nhân tạo, đặc biệt là sự xuất hiện của các mô hình AI quy mô lớn, đang tạo ra những thay đổi sâu sắc đối với toàn bộ hệ sinh thái tính toán. Nhu cầu xử lý dữ liệu với tốc độ ngày càng cao, độ trễ ngày càng thấp và mức tiêu thụ năng lượng ngày càng được tối ưu đã đặt ra những yêu cầu mới đối với kiến trúc máy tính, thiết kế vi mạch, hệ thống kết nối và hạ tầng điện toán.
Trong bối cảnh đó, sự hội tụ giữa “AI và chip bán dẫn” đang trở thành một trong những hướng nghiên cứu có ý nghĩa chiến lược đối với sự phát triển của công nghiệp điện tử và bán dẫn.
Trường mùa thu AICAS 2026 được tổ chức với mục tiêu tạo ra một diễn đàn học thuật chuyên sâu, nơi các nhà khoa học, kỹ sư, giảng viên, nghiên cứu sinh và sinh viên có thể tiếp cận trực tiếp những kết quả nghiên cứu mới nhất, các phương pháp thiết kế hiện đại cũng như những xu hướng công nghệ đang hình thành trong lĩnh vực mạch và hệ thống trí tuệ nhân tạo.
Chương trình được cấu trúc thành hai chủ đề lớn, phản ánh hai hướng phát triển quan trọng của hệ sinh thái AI và bán dẫn hiện nay.
- Chủ đề thứ nhất tập trung vào Mạch kết nối tốc độ cao và mạch đồng hồ cho cơ sở hạ tầng điện toán trí tuệ nhân tạo*.
- Chủ đề thứ hai tập trung vào Tự động hóa thiết kế mạch tích hợp hỗ trợ bởi trí tuệ nhân tạo và các kiến trúc phần cứng thông minh.
Hai chủ đề này có mối liên hệ chặt chẽ với nhau: nếu các mô hình AI ngày càng lớn đòi hỏi năng lực tính toán ngày càng cao thì chính sự phát triển của phần cứng, kết nối dữ liệu và công cụ thiết kế vi mạch cũng phải được đổi mới để đáp ứng yêu cầu đó.
Nội dung chương trình cho thấy rõ một xu hướng nổi bật của ngành bán dẫn: AI không chỉ chạy trên chip mà ngày càng tham gia trực tiếp vào quá trình tạo ra chip; đồng thời, chính những yêu cầu của AI cũng đang thúc đẩy sự đổi mới của kiến trúc và công nghệ phần cứng.
Chủ đề 1: Mạch kết nối tốc độ cao – nền tảng của hạ tầng điện toán AI thế hệ mới
Phần thứ nhất của Trường mùa thu tập trung vào một vấn đề có ý nghĩa đặc biệt quan trọng đối với các trung tâm dữ liệu và hệ thống điện toán AI hiện đại: kết nối tốc độ cao.
Khi các mô hình AI ngày càng lớn và được triển khai trên nhiều bộ xử lý, nhiều máy chủ hoặc nhiều nút tính toán, việc truyền dữ liệu giữa các thành phần của hệ thống trở thành một trong những yếu tố quyết định hiệu năng tổng thể. Không chỉ năng lực tính toán, mà băng thông, độ trễ, mức tiêu thụ năng lượng và khả năng đồng bộ của hệ thống kết nối cũng có thể trở thành những điểm nghẽn quan trọng.
Trong chủ đề này, sáu bài giảng chuyên sâu đã lần lượt tiếp cận các khía cạnh từ cơ bản đến nâng cao của công nghệ kết nối tốc độ cao.
Những nguyên lý nền tảng của truyền thông SerDes tốc độ cao
Mở đầu chủ đề là bài giảng “Giới thiệu về truyền thông SerDes tốc độ cao” của Giáo sư Quan Pan, Đại học Khoa học và Công nghệ Miền Nam, Trung Quốc.
SerDes – viết tắt của Serializer/Deserializer – là một trong những công nghệ nền tảng của các hệ thống truyền thông dữ liệu tốc độ cao. Công nghệ này được sử dụng rộng rãi trong mạng cục bộ, truyền thông giữa các bo mạch cũng như truyền thông trong các trung tâm dữ liệu.
Bài giảng trình bày những khái niệm cơ bản về SerDes tốc độ cao, bao gồm kiến trúc và nguyên lý hoạt động của bộ thu phát, điều chế và kênh truyền. Từ nền tảng đó, chương trình đi sâu vào các liên kết tốc độ cao tiết kiệm năng lượng với những kỹ thuật cân bằng tín hiệu phức tạp, các mạch tiền khuếch đại tương tự, bộ điều khiển tốc độ cao và giải pháp giảm nhiễu xuyên kênh giữa các hệ thống đa kênh.
Với hơn 100 công trình khoa học được công bố và kinh nghiệm thực tế trong phát triển SerDes tốc độ 400GbE tại Thung lũng Silicon, Giáo sư Quan Pan mang đến góc nhìn kết hợp giữa nghiên cứu học thuật và triển khai công nghiệp.
Kỹ thuật tạo xung nhịp cho các kết nối 200G/400G
Tiếp nối là bài giảng “Các kỹ thuật tạo xung nhịp cho bộ thu phát có dây tốc độ cao” của Giáo sư Hao Xu, Đại học Fudan, Trung Quốc.
Đối với các hệ thống truyền dữ liệu 200G và 400G, việc tạo ra xung nhịp tần số cao nhưng đồng thời có độ nhiễu thấp là một thách thức lớn. Bài giảng tập trung vào các kỹ thuật mạch trong tổng hợp tần số, phân phối xung nhịp và tạo xung nhịp đa pha cho các giao diện tốc độ cao.
Nội dung này có ý nghĩa trực tiếp đối với việc xây dựng các hệ thống điện toán quy mô lớn, trong đó việc đồng bộ chính xác giữa các thành phần không chỉ ảnh hưởng đến tốc độ truyền dữ liệu mà còn tác động tới độ ổn định và hiệu quả năng lượng của toàn hệ thống.
Từ NRZ đến PAM4 và những thách thức của truyền thông trên 100Gb
Bài giảng thứ ba, “Thiết kế bộ ghi CDR PAM4 không cần tham chiếu tiết kiệm năng lượng cho truyền thông hữu tuyến tốc độ cao”, do Giáo sư Zhao Zhang, Viện Bán dẫn thuộc Viện Hàn lâm Khoa học Trung Quốc, trình bày.
Một điểm đáng chú ý là công nghệ CDR không cần tham chiếu – Referenceless Clock and Data Recovery – vốn đã phổ biến trong các ứng dụng NRZ với tốc độ dữ liệu dưới 32Gb/s nhưng vẫn gặp nhiều thách thức khi áp dụng cho PAM4 và các hệ thống truyền thông trên 100Gb/s.
Bài giảng giới thiệu các nguyên lý của Referenceless CDR cho NRZ, cách chuyển đổi thiết kế từ NRZ sang PAM4 và một số thiết kế tiêu biểu ở các tốc độ 64Gb/s, 6–64Gb/s và 112Gb/s.
Đây là một ví dụ điển hình cho thấy sự gia tăng tốc độ truyền dữ liệu đang kéo theo những bài toán mới ở cấp độ mạch, trong đó yêu cầu về hiệu năng phải đi cùng với yêu cầu về công suất và khả năng tích hợp.
Đồng bộ hóa xung nhịp và dữ liệu cho kết nối hiệu năng cao
Bài giảng thứ tư của Giáo sư Xiaoteng Zhao, Đại học Xidian, Trung Quốc, tập trung vào các kỹ thuật đồng bộ hóa xung nhịp và dữ liệu cho kết nối hiệu năng cao.
Nội dung bao quát cả kiến trúc nối tiếp và song song. Đối với kết nối nối tiếp, các phương pháp CDR dựa trên PLL, PI, baud-rate, burst-mode và referenceless được phân tích. Đối với kết nối song song, trọng tâm là các công nghệ hiệu chỉnh độ lệch trong kiến trúc Forwarded Clock, nhằm hạn chế các lỗi thời gian trong những hệ thống có độ rộng và thông lượng lớn.
Những nội dung này đặc biệt có giá trị đối với các nhà thiết kế đang phát triển thế hệ giao diện chiplet và các hệ thống tính toán hiệu năng cao.
SerDes độ trễ cực thấp cho cơ sở hạ tầng điện toán AI
Một trong những nội dung nổi bật của chủ đề là bài giảng “Các kỹ thuật thiết kế bộ thu phát SerDes tín hiệu hỗn hợp tốc độ cao, độ trễ cực thấp cho cơ sở hạ tầng điện toán AI” của Giáo sư Xiaoyan Gui, Đại học Giao thông Tây An, Trung Quốc.
Sự xuất hiện của các mô hình AI quy mô hàng nghìn tỷ tham số đang thúc đẩy sự phát triển của các nền tảng điện toán phân tán. Trong các hệ thống như vậy, kết nối tốc độ cao trở thành một phần không thể thiếu của hạ tầng tính toán.
Bài giảng đi sâu vào các kỹ thuật thiết kế SerDes tín hiệu hỗn hợp tốc độ cao và độ trễ cực thấp, với các ví dụ về giao diện 60Gb/s, 112Gb/s và lên đến 200Gb/s.
Đặc biệt, nội dung nhấn mạnh yêu cầu độ trễ ở mức nano giây đối với các hệ thống AI phục vụ suy luận và huấn luyện thời gian thực. Điều này cho thấy một chuyển dịch quan trọng: trong hạ tầng AI, kết nối không còn đơn thuần là một thành phần phụ trợ mà đã trở thành một bộ phận quyết định trực tiếp đến hiệu năng của hệ thống.
Từ kết nối điện sang kết nối quang cho điện toán AI
Bài giảng thứ sáu, “Giao diện thu quang kết nối AI: Các kịch bản, sự đánh đổi và hướng dẫn thiết kế”, do Giáo sư Dan Li, Đại học Giao thông Tây An, Trung Quốc, trình bày, mở rộng vấn đề từ kết nối điện sang kết nối quang.
Khi yêu cầu về băng thông và khoảng cách truyền dữ liệu ngày càng tăng, các hạn chế của kết nối điện về mật độ băng thông, phạm vi truyền và mức tiêu thụ năng lượng khiến kết nối quang trở nên ngày càng hấp dẫn.
Bài giảng phân tích nhiều mô hình triển khai như quang học cắm được (LPO), quang học đóng gói đồng thời (CPO) và optical I/O (OIO), đồng thời chỉ ra rằng mỗi mô hình đặt ra những yêu cầu khác nhau đối với thiết kế bộ thu quang.
Các vấn đề về độ nhạy, nhiễu, băng thông, ký sinh đầu vào, dải động, hiệu suất năng lượng và lựa chọn công nghệ CMOS hay SiGe được xem xét trong mối quan hệ với từng kịch bản hệ thống.
Qua đó, chương trình cho thấy một bức tranh toàn diện về quá trình phát triển của hạ tầng kết nối AI: từ SerDes, CDR, clocking và tín hiệu hỗn hợp đến các giao diện quang học tích hợp ngày càng gần với các bộ xử lý AI.
Chủ đề 2: AI trong thiết kế vi mạch và các kiến trúc phần cứng thông minh
Nếu chủ đề thứ nhất tập trung vào hạ tầng kết nối để AI có thể vận hành hiệu quả, thì chủ đề thứ hai đặt ra một câu hỏi mang tính nền tảng hơn: Liệu chính AI có thể được sử dụng để thiết kế thế hệ chip tiếp theo?
Câu trả lời đang ngày càng rõ ràng là có.
Trí tuệ nhân tạo đang được đưa vào nhiều công đoạn của chuỗi thiết kế vi mạch – từ thiết kế tiền RTL, tổng hợp logic, bố trí và định tuyến, tối ưu timing, thiết kế analog cho đến xác minh và gỡ lỗi.
Đồng thời, những kiến trúc phần cứng lấy cảm hứng từ não bộ, các bộ tăng tốc SNN, kiến trúc đa độ chính xác và các phương pháp xác minh phần cứng hỗ trợ AI đang mở ra những hướng phát triển mới.
AI thay đổi quy trình tự động hóa thiết kế vi mạch
Bài giảng đầu tiên của chủ đề này, “Ứng dụng trí tuệ nhân tạo vào thiết kế mạch và hệ thống”, do Phó Giáo sư, Tiến sĩ Xinfei Guo, Đại học Giao thông Thượng Hải, trình bày.
Một khái niệm quan trọng được đề cập là “left-shifting” trong tự động hóa thiết kế chip, tức đưa các phân tích có nhận thức về vật lý sang những giai đoạn sớm hơn của quy trình thiết kế. Mục tiêu là có thể phát hiện sớm những vấn đề về timing, khả năng đi dây hoặc các yếu tố vật lý khác, qua đó giảm số lần lặp thiết kế và rút ngắn thời gian hoàn thiện chip.
Bài giảng giới thiệu việc tích hợp AI vào nhiều giai đoạn của EDA, từ tiền RTL đến signoff, cho cả thiết kế số và tương tự. Các ví dụ bao gồm mô hình timing có nhận thức về vật lý, tối ưu hóa kết nối macro để đánh giá routability sớm, ước lượng timing gắn với ECO và sizing mạch analog. Đáng chú ý, các quy trình này được hỗ trợ bởi các mô hình ngôn ngữ lớn. Tuy nhiên, chương trình cũng chỉ ra những thách thức còn tồn tại, như độ chính xác của mô hình AI, khả năng tổng quát hóa giữa các node công nghệ và khả năng tích hợp liền mạch vào các chuỗi công cụ EDA hiện có. Đây là những vấn đề có ý nghĩa đặc biệt đối với Việt Nam trong quá trình hình thành năng lực thiết kế vi mạch và phát triển nguồn nhân lực bán dẫn.
AI trong tự động hóa thiết kế mạch analog
Một lĩnh vực khó hơn nhưng có tiềm năng lớn là thiết kế mạch tích hợp tương tự.
Trong bài giảng “Trí tuệ nhân tạo trong tự động hóa thiết kế mạch tích hợp tương tự: Sự phát triển và những thách thức còn bỏ ngỏ”, Giáo sư Nuno Horta, Đại học Lisbon, Bồ Đào Nha, trình bày quá trình tiến hóa từ các phương pháp thiết kế thủ công và dựa trên tri thức sang các phương pháp tối ưu hóa, rồi đến các kỹ thuật EDA dựa trên AI.
Nội dung đặt thiết kế analog trong bối cảnh rộng hơn của thị trường vi mạch và công cụ EDA, đồng thời phân tích cách AI đang được tích hợp vào các công cụ thương mại nhằm hỗ trợ nhà thiết kế, nâng cao năng suất và tăng tốc quá trình khám phá không gian thiết kế.
Một điểm quan trọng được nhấn mạnh là AI không đồng nghĩa với việc loại bỏ vai trò của con người. Những vấn đề về dữ liệu, độ ổn định, độ tin cậy và khả năng tích hợp vào quy trình công nghiệp đòi hỏi sự kết hợp giữa tự động hóa và chuyên môn của nhà thiết kế.
Điều này gợi mở một mô hình mới của thiết kế vi mạch: AI hỗ trợ con người thay vì đơn thuần thay thế con người, giúp các kỹ sư tập trung nhiều hơn vào kiến trúc, sáng tạo và các quyết định thiết kế ở cấp cao.
Từ cảm hứng sinh học đến chip: Điện toán thần kinh và mũi điện tử thông minh
Một nội dung giàu tính liên ngành trong Trường mùa thu là bài giảng “Hệ khứu giác phỏng sinh học mô phỏng thần kinh: Từ thuật toán đến chip” của Giáo sư Hong Chen, Đại học Thanh Hoa, Trung Quốc.
Lấy cảm hứng từ hệ khứu giác của động vật có vú, công nghệ mũi điện tử có khả năng nhận diện và phân tích khí đang được nghiên cứu cho nhiều ứng dụng như an toàn thực phẩm, an toàn công cộng và giám sát môi trường.
Xu hướng phát triển hiện nay hướng đến các thiết bị nhỏ gọn, thông minh, di động, có khả năng nhận diện nhiều loại khí với độ nhạy và độ chính xác cao nhưng tiêu thụ rất ít năng lượng. Để đạt được mục tiêu đó, bài giảng đặt ra ba bài toán lớn ở các cấp độ thuật toán, kiến trúc và mạch điện.
Ở cấp độ thuật toán, hệ thống phải giải quyết hiện tượng “catastrophic forgetting” và có khả năng nhận diện nhiều loại khí trong các hỗn hợp phức tạp.
Ở cấp độ kiến trúc, cần phát triển các bộ xử lý khứu giác mô phỏng thần kinh có khả năng tái cấu hình và học ngay trên chip nhằm thích ứng với hiện tượng trôi cảm biến.
Ở cấp độ mạch, bài toán then chốt là cân bằng giữa chi phí tính toán của thuật toán và giới hạn công suất của chip.
Đây là một ví dụ tiêu biểu của hướng tính toán bắt chước não bộ (“neuromorphic computing”), trong đó các nguyên lý xử lý thông tin của hệ thần kinh sinh học được chuyển hóa thành các kiến trúc tính toán và mạch điện tử mới.
Bộ xử lý thần kinh tại biên và bài toán hiệu quả năng lượng
Tiếp nối hướng nghiên cứu trên, Tiến sĩ Amir Zjajo, đồng sáng lập Innatera Nanosystems B.V., trình bày bài giảng “Vi điều khiển mô phỏng thần kinh sẵn sàng thương mại hóa tại biên cảm biến”.
Một trong những yêu cầu quan trọng của các thiết bị AI tại biên là giảm năng lượng tiêu thụ trên mỗi lần suy luận. Để đạt được điều này, cần một cách tiếp cận đồng thiết kế xuyên suốt toàn bộ ngăn xếp điện toán, từ thuật toán, phần mềm đến phần cứng.
Chương trình giới thiệu một nền tảng neuromorphic phân cấp và mô-đun, hướng tới đồng thiết kế phần mềm–phần cứng và triển khai các tác vụ xử lý tín hiệu trên SoC neuromorphic.
Một nội dung đáng chú ý là việc sử dụng các lõi mạng nơ-ron xung – Spiking Neural Networks (SNN) – cùng các nguyên tắc như tính toán phân tán, chuyên biệt hóa neuron, giảm chi phí kết nối và xử lý thời gian liên tục nhằm nâng cao hiệu quả năng lượng và giảm độ trễ.
Định hướng này đặc biệt phù hợp với các ứng dụng AIoT, cảm biến thông minh và các thiết bị AI hoạt động độc lập ở biên mạng.
Bên cạnh khía cạnh nghiên cứu, bài giảng còn đặc biệt chú trọng yêu cầu “product-ready”, tức khả năng chuyển hóa kết quả nghiên cứu thành nền tảng có thể thương mại hóa. Đây là điểm giao thoa quan trọng giữa nghiên cứu hàn lâm và nhu cầu thực tế của ngành công nghiệp.
Kiểm chứng phần cứng AI: Từ RTL đến toàn bộ ngăn xếp phần cứng – phần mềm
Khi các bộ xử lý AI ngày càng lớn và phức tạp, một vấn đề mới nổi lên: làm thế nào để xác minh một thiết kế có thể chứa hàng chục tỷ bóng bán dẫn?
Đây là nội dung của bài giảng “Kiểm chứng có sự hỗ trợ của phần cứng cho các bộ tăng tốc phần cứng AI thế hệ tiếp theo” do Giáo sư Ibrahim Elfadel, Đại học Khalifa, Các Tiểu vương quốc Ả Rập Thống nhất, trình bày.
Các hệ thống GPU, NPU, ASIC chuyên dụng và chiplet hiện đại kết hợp các cấu trúc tính toán song song quy mô lớn, hệ thống bộ nhớ phân cấp sâu, kết nối chuyên biệt và các lớp phần mềm phức tạp. Vì vậy, mô phỏng RTL truyền thống không còn đủ để kiểm chứng một cách toàn diện các thiết kế quy mô rất lớn.
Hardware-Assisted Verification – HAV – được giới thiệu như một hạ tầng thiết yếu cho quá trình phát triển phần cứng AI trước khi chế tạo chip. Phương pháp này cho phép chạy các workload thực tế trước tapeout, hỗ trợ xác minh, gỡ lỗi và tối ưu hóa thiết kế. Bài giảng cũng phân tích các phương pháp emulation, FPGA prototyping và hybrid flows, cùng các nền tảng lớn trong ngành như Siemens Veloce, Cadence Palladium/Protium và Synopsys ZeBu/HAPS.
Đặc biệt, nội dung nhấn mạnh đồng kiểm chứng phần cứng – phần mềm (hardware–software co-verification), trong đó workload AI được thực thi ở giai đoạn pre-silicon để kiểm tra compiler mapping, runtime scheduling, độ chính xác tính toán và hành vi liên quan đến độ chính xác.
Đây là một xu hướng quan trọng khi thiết kế chip không còn có thể được nhìn nhận độc lập với phần mềm và workload mà nó phục vụ.
Kiến trúc phần cứng đa độ chính xác cho AI và HPC
Bài giảng “Thiết kế bộ tăng tốc có khả năng tái cấu trúc cho điện toán dấu phẩy động đa độ chính xác: Từ các phần tử xử lý đến các kiến trúc định hướng SME” của Phó Giáo sư Wei Mao, Đại học Xidian, Trung Quốc, tập trung vào một bài toán khác của điện toán AI hiện đại: làm thế nào để khai thác hiệu quả nhiều mức độ chính xác tính toán khác nhau?
Sự hội tụ giữa HPC và AI khiến các hệ thống hiện đại phải hỗ trợ nhiều định dạng tính toán như FP64, FP32, FP16, BF16 và TF32. Các kiến trúc truyền thống có thể gặp phải tình trạng datapath bị cô lập, hiệu suất sử dụng phần cứng thấp và năng lượng tiêu hao lớn.
Chương trình giới thiệu các phần tử tính toán đa độ chính xác có khả năng tái cấu trúc và các mảng systolic vector thông lượng cao. Một số kỹ thuật như bit-splitting 12-bit, Cascaded Enumeration Comparison và Carry Select Adder được sử dụng để tối ưu hiệu năng và tích số công suất–độ trễ.
Đáng chú ý, bài giảng còn trình bày kiến trúc có khả năng kết hợp linh hoạt floating-point và fixed-point trong cùng một hệ thống, cũng như vi kiến trúc bộ tăng tốc chuyên biệt cho Scalable Matrix Extension (SME) của ARM.
Nội dung này phản ánh rõ xu hướng thiết kế phần cứng AI hiện nay: không có một cấu hình tính toán duy nhất phù hợp với mọi workload. Thay vào đó, phần cứng phải ngày càng linh hoạt và thích ứng với đặc tính của từng mô hình AI và từng giai đoạn huấn luyện, suy luận.
Công cụ thiết kế tự động EDA được thúc đẩy bởi AI: Từ AI for Design đến Design for AI
Khép lại chương trình là bài giảng “EDA được thúc đẩy bởi AI: Định hình lại quá trình thiết kế chip trong kỷ nguyên AI” do bà Trần Thúy Vi, Trưởng bộ phận Việt Nam và Quản lý Kỹ thuật Ứng dụng cấp cao tại Cadence Design Systems, trình bày. Nội dung đưa ra một góc nhìn trực tiếp từ ngành công nghiệp về sự thay đổi của hệ sinh thái thiết kế chip dưới tác động của AI.
Hai trụ cột chiến lược được nhấn mạnh là “Design for AI” và “AI for Deéign”.
Design for AI hướng tới xây dựng những công cụ chuyên dụng và các luồng thiết kế sẵn sàng tích hợp tác tử AI nhằm hiện thực hóa các thế hệ chip AI mới.
Trong khi đó, AI for Design đưa trí tuệ nhân tạo trực tiếp vào quy trình EDA, với các AI Super Agents có khả năng tự động hóa nhiều công việc từ triển khai thiết kế số, xác minh hình thức, mô phỏng cho đến gỡ lỗi.
Từ đó, Cadence đưa ra tầm nhìn về Intelligent System Design, trong đó các tác tử AI được tích hợp xuyên suốt nhiều lĩnh vực: thiết kế số, custom design, verification, PCB, 3D-IC và multiphysics.
Đây không chỉ là sự bổ sung một công cụ AI vào quy trình EDA hiện hữu, mà có thể được xem là một sự chuyển đổi về phương thức thiết kế.
Nếu EDA truyền thống chủ yếu dựa trên các thuật toán tối ưu hóa được xây dựng và điều khiển bởi kỹ sư, thì EDA thế hệ mới đang hướng đến các hệ thống có khả năng nhận biết, dự đoán, đề xuất, tự động thực hiện và tự đánh giá nhiều công đoạn của quá trình thiết kế.
Sự thay đổi này được kỳ vọng sẽ góp phần giải quyết hai áp lực lớn của ngành bán dẫn: độ phức tạp ngày càng tăng của thiết kế và yêu cầu rút ngắn thời gian từ thiết kế đến tapeout.
Hội tụ AI – bán dẫn – hệ thống: Một bức tranh công nghệ xuyên suốt
Nhìn tổng thể, các bài giảng tại Trường mùa thu AICAS 2026 không phải là những chủ đề độc lập. Ngược lại, chúng tạo thành một chuỗi giá trị công nghệ tương đối hoàn chỉnh. Ở một đầu của chuỗi là AI workload – các mô hình ngày càng lớn, phức tạp và đòi hỏi nhiều năng lực tính toán. Để đáp ứng workload đó cần các kiến trúc phần cứng AI hiệu năng cao, tiết kiệm năng lượng và linh hoạt. Để các bộ xử lý có thể hoạt động hiệu quả, cần hệ thống bộ nhớ và kết nối tốc độ cao, từ SerDes, CDR, clocking đến các liên kết quang. Để tạo ra những chip ngày càng phức tạp, ngành công nghiệp cần EDA thế hệ mới, trong đó AI được đưa trực tiếp vào quá trình thiết kế và xác minh. Và để các hệ thống có thể vận hành an toàn, hiệu quả trước khi chế tạo, cần các phương pháp kiểm chứng với sự hỗ trợ của phần cứng và đồng kiểm chứng phần cứng – phần mềm.
Ở một hướng khác, những nghiên cứu về neuromorphic computing, SNN và AI tại biên mở ra một cách tiếp cận hoàn toàn khác: thay vì chỉ tăng quy mô tính toán, có thể thiết kế phần cứng theo những nguyên lý mới nhằm đạt hiệu quả năng lượng cao hơn.
Vì vậy, Trường mùa thu đã tạo ra một bức tranh tương đối toàn diện về quá trình chuyển đổi của ngành bán dẫn trong thời đại AI.
Giá trị đối với đào tạo và phát triển nguồn nhân lực bán dẫn Việt Nam
Một trong những giá trị quan trọng của Trường mùa thu là tạo điều kiện để người học tiếp cận trực tiếp với các chuyên gia quốc tế đang hoạt động ở những lĩnh vực có tốc độ phát triển rất nhanh.
Đối với sinh viên, học viên cao học và nghiên cứu sinh, đây là cơ hội tiếp cận các vấn đề nghiên cứu hiện đại mà thông thường khó có thể truyền tải đầy đủ trong các chương trình đào tạo truyền thống.
Đối với các nhà nghiên cứu trẻ, chương trình giúp nhận diện những hướng nghiên cứu mới, các vấn đề còn bỏ ngỏ và phương pháp tiếp cận đang được cộng đồng quốc tế quan tâm.
Đối với các kỹ sư, chương trình mang đến những góc nhìn thực tiễn về yêu cầu của công nghiệp, từ thiết kế SerDes, giao diện quang, EDA, xác minh phần cứng đến các kiến trúc AI và neuromorphic.
Đặc biệt, việc chương trình kết hợp các diễn giả đến từ **trường đại học, viện nghiên cứu và doanh nghiệp công nghệ** tạo nên sự kết nối giữa ba thành tố quan trọng của hệ sinh thái đổi mới sáng tạo.
Đây cũng chính là mô hình cần thiết cho quá trình phát triển nguồn nhân lực bán dẫn Việt Nam: đào tạo phải gắn với nghiên cứu; nghiên cứu phải gắn với công nghệ; và công nghệ phải có khả năng đi vào sản phẩm và hệ sinh thái doanh nghiệp.
Thúc đẩy kết nối quốc tế và hệ sinh thái nghiên cứu AI – bán dẫn
Với sự tham gia của các chuyên gia đến từ Trung Quốc, Bồ Đào Nha, Hà Lan, Các Tiểu vương quốc Ả Rập Thống nhất và doanh nghiệp công nghệ quốc tế, Trường mùa thu AICAS 2026 đồng thời tạo ra một không gian kết nối học thuật có tính quốc tế cao.
Nhiều diễn giả có kinh nghiệm nghiên cứu và làm việc tại những tổ chức hàng đầu thế giới như NVIDIA, IBM Research, Broadcom, Apple, STMicroelectronics, Philips Research, NXP Semiconductors, Cadence và các trường đại học hàng đầu.
Những kinh nghiệm đó giúp chương trình không chỉ giới thiệu các kết quả nghiên cứu mới mà còn cung cấp cho người tham dự một góc nhìn về cách các công nghệ được hình thành, phát triển và chuyển hóa từ phòng thí nghiệm sang sản phẩm.
Đây là yếu tố đặc biệt quan trọng đối với Việt Nam trong giai đoạn đang thúc đẩy mạnh mẽ phát triển ngành công nghiệp bán dẫn, thiết kế vi mạch và trí tuệ nhân tạo.
Từ Trường mùa thu đến những hướng nghiên cứu mới
Một thông điệp nổi bật có thể rút ra từ chương trình là: tương lai của AI không chỉ phụ thuộc vào thuật toán và dữ liệu, mà ngày càng phụ thuộc vào khả năng đổi mới ở cấp độ phần cứng và hệ thống.
Các mô hình AI lớn đặt ra yêu cầu mới đối với kết nối. Kết nối tốc độ cao đặt ra yêu cầu mới đối với SerDes, CDR, clocking và giao diện quang. Các yêu cầu về hiệu năng và năng lượng thúc đẩy những kiến trúc phần cứng mới. Các kiến trúc mới lại đòi hỏi những phương pháp thiết kế và xác minh mới. Và chính AI đang trở thành một công cụ quan trọng để giải quyết sự phức tạp ngày càng tăng của quá trình thiết kế chip.
Chuỗi liên kết này cho thấy một vòng tuần hoàn công nghệ mới:
AI thúc đẩy đổi mới phần cứng – phần cứng mới mở rộng khả năng của AI – và AI lại được sử dụng để thiết kế thế hệ phần cứng tiếp theo.
Đây chính là một trong những đặc điểm nổi bật của kỷ nguyên AI–Semiconductor co-evolution,
Cơ hội cho Đại học Quốc gia Hà Nội và Việt Nam
Đối với ĐHQGHN, việc tổ chức một chương trình học thuật chuyên sâu về mạch và hệ thống AI trong khuôn khổ một hội nghị IEEE quốc tế có ý nghĩa quan trọng trong việc tăng cường vị thế của ĐHQGHN trong các lĩnh vực công nghệ chiến lược.
Đặc biệt, các nội dung của Trường mùa thu có sự tương đồng cao với những hướng công nghệ mà Việt Nam đang ưu tiên phát triển, bao gồm trí tuệ nhân tạo, thiết kế vi mạch, bán dẫn, điện toán hiệu năng cao, AI tại biên, hệ thống nhúng và các kiến trúc tính toán mới.
Thông qua các hoạt động như AICAS 2026, ĐHQGHN có điều kiện mở rộng mạng lưới chuyên gia quốc tế, tăng cường hợp tác nghiên cứu, thúc đẩy trao đổi học thuật và tạo cơ hội cho sinh viên, nghiên cứu sinh tiếp cận trực tiếp với những công nghệ tiên tiến.
Đây cũng là nền tảng thuận lợi để phát triển các chương trình đào tạo và nghiên cứu liên ngành, kết nối giữa AI – semiconductor – IC design – computer architecture – embedded systems – robotics – IoT.
Đối với Viện Công nghệ Thông tin – ĐHQGHN (VNU-ITI), các nội dung của Trường mùa thu cũng mở ra nhiều hướng hợp tác tiềm năng, đặc biệt trong những lĩnh vực như thiết kế IC, AI hardware, neuromorphic computing, AIoT, thiết kế phần cứng an toàn, EDA và các hệ thống tính toán thông minh.
Kết nối tri thức hôm nay, kiến tạo công nghệ ngày mai
Trường mùa thu về Mạch và Hệ thống Trí tuệ nhân tạo AICAS 2026 đã mang đến một chương trình học thuật có chiều sâu, kết nối nhiều lĩnh vực tưởng như riêng biệt nhưng thực chất đang hội tụ mạnh mẽ trong kỷ nguyên AI.
Từ những đường truyền SerDes hàng trăm Gb/s đến các giao diện quang cho trung tâm dữ liệu; từ những mạch clock và CDR đến các kiến trúc chiplet; từ EDA được hỗ trợ bởi AI đến AI Super Agents; từ các bộ tăng tốc đa độ chính xác đến những bộ xử lý mô phỏng thần kinh; từ xác minh phần cứng trước tapeout đến đồng thiết kế phần cứng–phần mềm – tất cả cùng hướng đến một mục tiêu chung: xây dựng những hệ thống tính toán thông minh hơn, nhanh hơn, tiết kiệm năng lượng hơn và có khả năng đáp ứng những yêu cầu ngày càng cao của xã hội số.
Đối với cộng đồng nghiên cứu và đào tạo Việt Nam, những nội dung được chia sẻ tại Trường mùa thu không chỉ có giá trị cập nhật tri thức mà còn gợi mở những hướng đi cụ thể cho nghiên cứu, đào tạo và hợp tác công nghiệp.
Trong bối cảnh Việt Nam đang đặt mục tiêu phát triển mạnh mẽ ngành công nghiệp bán dẫn và trí tuệ nhân tạo, việc hình thành một lực lượng nhân lực có khả năng làm chủ cả thuật toán, kiến trúc, thiết kế vi mạch, công cụ EDA, hệ thống và ứng dụng AI có ý nghĩa đặc biệt quan trọng.
Trường mùa thu AICAS 2026 vì thế không chỉ là một hoạt động đào tạo trong khuôn khổ một hội nghị quốc tế. Đây còn là một điểm gặp gỡ của tri thức, công nghệ và con người; là nơi các ý tưởng nghiên cứu được chia sẻ, các mạng lưới hợp tác được hình thành và những hướng công nghệ mới được mở ra.
Từ những kết nối học thuật được tạo dựng hôm nay, kỳ vọng sẽ hình thành thêm nhiều chương trình nghiên cứu chung, các dự án công nghệ, các sản phẩm vi mạch và hệ thống AI, cũng như những thế hệ kỹ sư và nhà khoa học trẻ có khả năng tham gia sâu hơn vào chuỗi giá trị bán dẫn và trí tuệ nhân tạo toàn cầu.
AICAS 2026 và Trường mùa thu về Mạch và Hệ thống Trí tuệ nhân tạo đã góp phần khẳng định một thông điệp rõ ràng: trong kỷ nguyên trí tuệ nhân tạo, năng lực làm chủ AI ngày càng gắn chặt với năng lực làm chủ phần cứng, vi mạch và hệ thống. Và đây cũng chính là một trong những không gian công nghệ quan trọng để Việt Nam chủ động tham gia vào tương lai của nền kinh tế số.
